支持片上训练与推理的FPGA多层脉冲网络

基于摘要分析。本文研究边缘端时空模式分类中脉冲神经网络（SNN）的高效部署与设备端适应，提出在同一 FPGA 上执行多层 SNN 训练和推理的实现。主要贡献是结合 temporal-forward-only 训练、混合精度与硬件架构优化，降低传统 Backpropagation Through Time（BPTT）带来的存储和延迟开销，并处理训练与推理共享存储时的访问冲突。 技术机制方面，摘要说明 temporal-forward-only 算法避免传统 BPTT 的相关开销，但未给出具体更新规则、损失函数或时间依赖处理方式。混合精度用于平衡训练稳定性与资源效率；架构优化面向硬件和存储利用率。作者还处理了前向与反向访问模式之间的存储端口冲突，以及浮点膜电位累加中的读后写依赖。具体网络结构、数值格式及调度方式尚未验证。 作者报告，在 MNIST 与五个多变量时间序列分类数据集上，完全片上训练的 SNN 获得了与采用 BPTT 训练的 SNN 或 LSTM 相当的 Accuracy；相较 CPU 和 GPU 实现，FPGA 设计吞吐量提高至 2.5–6 倍，每样本能耗低一个数量级。摘要未列出五个时序数据集名称、具体 Accuracy、数据划分、硬件型号、批大小或比较实现，因此这些结果只能在作者所述实验范围内理解，实验协议、消融及统计信息尚未验证。 平台推测（待验证）：其潜在 EEG 对应点是边缘设备上的低功耗时序分类与本地模型更新，而非已验证的 BCI 算法增益。可复用候选包括训练与推理共享存储的调度机制及混合精度实现；需改造 EEG 到脉冲输入的编码、任务输出与更新监督。低信噪比、跨被试或通道变化，以及少量标注数据，可能使原任务中的精度与训练稳定性收益无法迁移。一个可检验的小实验是在固定 EEG 数据划分、相同 SNN 结构与输入编码下，对照该训练算法和 BPTT，分别测量 Accuracy、更新延迟及每样本能耗，再验证 FPGA 实现。已有 EEG 相关工作尚未检索确认。