面向边缘设备低延迟 EEG 分类的可微逻辑门网络

基于摘要分析。该研究针对边缘设备上常规神经网络浮点运算带来的 EEG 分类延迟，考察 Differentiable Logic Gate Networks（Diff-Logic）：将模型编译为纯布尔电路，通过 CPU 按位运算推理，以降低部署开销。研究对象包括二分类痴呆检测和三分类情感识别，而非仅限于情感识别。 作者在覆盖两类任务的四个 EEG 数据集上，设置四档复杂度、参数量范围为 50k–500k 的同参数规模实验，对照 Multi-Layer Perceptron（MLP）与 Binarized Neural Network（BNN）。其核心机制是将可微逻辑门网络转为布尔运算执行；具体输入特征、逻辑门训练与离散化过程、编译设置尚未验证。 作者报告，在痴呆筛查任务上，Diff-Logic 的 Macro F1 为 80.2%，相较 MLP 的提升原文记为 6.8%，摘要未明确这是相对百分比还是百分点，不能自行换算。在情感识别任务上，作者报告 MLP 仍有一定性能优势，但在功耗受限于 7W 的 Nvidia Jetson Orin Nano CPU 单核部署条件下，其延迟为 Diff-Logic 的 2.3 倍、模型体积为 14 倍。作者还报告，在模型规模增加 10 倍时，Diff-Logic 推理时间近乎不变，并在最大复杂度档位相较 MLP 达到最高 2.9 倍加速。摘要未给出 BNN 的具体结果，也未给出绝对延迟或情感识别的具体分数。 这些结果支持进一步核查布尔电路推理的部署价值，但尚不能据此确认端到端实时 BCI 效果。数据集名称、被试规模、被试内或跨被试划分、预处理、批大小、计时范围、消融及统计信息尚未验证；尤其需要确认延迟测量是否涵盖 EEG 预处理与特征提取，以及跨被试性能是否保持。摘要提供了 GitHub 代码地址，但代码完整性、依赖与硬件复现条件尚未验证。