利用 GNN 的电路图进行最优设计空间探索

基于摘要分析。本文研究模拟电路设计自动化中设计空间庞大、规格之间依赖复杂以及仿真成本高的问题，提出 Graph of Circuits Explorer（GCX）框架，以图结构学习和图神经网络构建半监督代理模型，减少对大量标注数据的依赖并辅助寻找满足设计要求的电路配置。其主要研究对象是模拟电路设计优化，而非 EEG 解码或 BCI 算法。 方法包含三个阶段：首先学习电路的几何表征，并融入工艺信息形成特征向量；随后结合基于特征的图学习、few-shot learning 与 zero-shot learning，以支持对未见电路的预测；最后将 EASCO、ASTROG 两种算法与 GCX 集成，优化可用样本的利用并搜索满足设计者标准的配置。摘要未给出图的节点与边定义、监督信号、损失函数及两种优化算法的具体机制，尚不能据此判断各模块的独立贡献。 作者报告，在采用 180nm CMOS 工艺导出参数的多种电路仿真评估中展示了该方法的有效性，并将泛化评估扩展至更高阶拓扑以及 65nm、45nm CMOS 工艺节点。摘要未提供量化性能、仿真调用次数、标注样本规模或对照基线，因而无法核实优化收益及其适用范围；数据划分、未见电路的定义、跨工艺评估条件、消融与统计信息尚未验证。 复现前需取得具体电路与工艺参数、仿真环境、图构建方式、样本选择策略及优化目标。材料未建立该方法与 EEG/BCI 的具体机制对应关系，因此不将电路设计结果解释为 BCI 有效性证据。