SpikeExplorer：面向 FPGA 上脉冲神经网络的硬件导向设计空间探索

基于摘要分析。该研究面向边缘设备的算力、硬件资源与功耗约束，提出用于 FPGA 上脉冲神经网络（SNN）加速器配置的 Python 工具 SpikeExplorer，以自动化设计空间探索寻找任务精度与硬件开销之间的折中；原研究对象并非 EEG 或 BCI。 核心机制是利用贝叶斯优化搜索网络架构、神经元模型、内部参数及训练参数，并支持以 Accuracy、面积、延迟、功耗及其组合为目标进行硬件导向的多目标优化。工具根据用户指定约束探索配置，并提供全部已探索候选点供用户选择。摘要未说明具体搜索空间、目标函数、硬件指标获取方式或 FPGA 型号；其区别于仅优化预测精度的配置搜索之处，在于同时考虑硬件目标，但相对现有工具的优势尚需核对正文。 作者报告在三个基准数据集上展示了工具，其中 MNIST 的 Accuracy 为 95.8%，延迟为 0.12 ms/image，功耗原文写作“180mW/image”。该功耗表述不能直接改写为单图能耗，需要核对测量定义。其余数据集名称、数据划分、对照基线、训练设置及测量条件未在摘要中给出，实验协议、消融及统计信息尚未验证。材料亦未提供可核对的代码获取与复现环境。 平台推测（待验证）：若 EEG 解码任务已有可训练的 SNN 与 FPGA 部署流程，该设计空间探索机制可能用于平衡解码精度、延迟和硬件资源。可复用部分是多目标搜索框架，需改造部分包括 EEG 输入编码、任务评价与硬件开销测量。假设其在低信噪比、小数据和跨被试条件下可能出现候选配置排序不稳定，或硬件节省伴随解码性能下降。一个可检验的小实验是在固定 EEG 数据划分与 FPGA 条件下，以相同搜索预算比较硬件导向搜索和仅优化 Accuracy 的搜索，检查精度—延迟—资源折中是否改善。已有 EEG 相关工作尚未检索确认。