ECOpilot：面向时序推理与优化的电路感知多模态 LLM 表征学习框架

基于摘要分析。该研究针对数字电路时序难以仅凭文本建模的问题，提出 ECOpilot，将电路连接结构、单元行为与运行条件结合，用于到达时间预测及工具引导的单元替换优化；主要研究对象是数字电路，而非 EEG/BCI。 机制上，框架通过图编码器及投影，将电路结构表征与冻结的预训练 LLM 对齐，训练任务包括自监督掩码门建模和工具监督的到达时间回归。单元表征结合学习得到的延迟曲面特征与逻辑努力，后者是描述单元驱动行为的解析指标；运行条件则以文本形式提供。其核心思路是让结构信息与物理、逻辑知识共同补充语言表征，而非仅将电路转换为文本。 作者报告，在采用 TSMC 7 nm 工艺实现、留出的测试电路上，到达时间预测的平均绝对百分比误差为 8.6%。在下游时序工程变更单（ECO）优化中，作者报告：以三个测试设计各工艺角的平均结果为统计基础，最差负裕量的幅值最多降低 85.9%，违例路径数量最多减少 96.0%。这些数值属于电路时序评估，不能解释为通用推理或 BCI 性能提升。 摘要称预测、特征消融与优化结果支持联合使用显式电路结构及单元物理、逻辑知识，但未给出具体基线、各消融项数值和统计不确定性。训练与测试电路的划分细节、工具监督来源、优化约束及复现资源尚未验证。现有材料不足以建立该电路专用机制与 EEG 瓶颈的具体对应关系，因此不据此提出 BCI 迁移效果或复现实验建议。