为硬件加速器设计学习连续且可重构的潜空间

基于摘要分析。本文研究硬件加速器设计空间高维、离散且搜索复杂度随设计选择呈指数增长的问题，提出基于 variational autoencoder（VAE）的设计空间探索框架 VAESA，通过学习低维连续表示来辅助搜索，并将潜空间中的优化结果重构为实际硬件设计；主要研究对象是硬件设计空间，而非 EEG 解码或 BCI 算法。 核心机制是将硬件设计编码到紧凑的连续潜空间，使黑盒搜索和基于梯度的设计空间探索算法能够在该空间中运行，再把优化后的潜变量重构为硬件设计。其方法价值在于尝试同时解决搜索空间离散性与优化结果可重构性，而不只是进行降维。摘要未提供设计变量、训练数据构造、VAE 损失、性能评估方式及约束处理细节，尚不能判断连续潜空间如何保持硬件可行性。 作者报告，在固定采样次数的实验条件下，潜空间搜索能够持续找到最优设计点；相较原始算法，样本效率可提高 6.8 倍；相较直接在高维输入空间中搜索得到的最优设计，发现的硬件设计效率最高提升 5%。摘要未明确这些结果对应的工作负载、搜索算法、采样预算，以及“效率”的具体指标，因此不能将其解释为已验证的能耗、延迟或吞吐量收益，也不能认定为全局最优保证。 复现时需核对设计空间边界、性能测量或模拟条件、搜索预算与基线对齐方式，以及重构设计的有效性。实验协议、消融及统计信息尚未验证。材料未提供与 EEG/BCI 的具体对应关系，不据此推断其在神经信号任务中的效果。