NeRF-Navi：采用可重构近似／精确位卸载核心的高能效 NeRF 三维路径规划处理器

基于摘要分析。本文研究利用 NeRF 连续空间表示进行三维路径规划时，边缘设备面临的计算与能耗负担，提出专用处理器 NeRF-Navi；主要贡献是面向路径规划工作负载的采样与计算硬件协同优化，而非 EEG/BCI 算法。 设计包含三部分：双注意力神经路径采样（DANPS）引擎通过地图注意力与碰撞注意力减少冗余批次；近似／精确（A2）核心采用可补偿误差的归约树（ECRT），提供三种近似计算模式，并以位稀疏性增强逻辑（BSBL）降低误差补偿开销；离群通道位卸载核心与位分配器（BA）卸载离群通道中稀疏的最高有效位（MSB）。这些机制针对采样冗余、近似运算误差及位级计算负担分别优化。 作者报告，DANPS 可节省 96.2% 的系统能耗；三种近似计算模式的准确率开销低于 1.6%，但摘要未明确该开销的指标定义；A2 核心与 BSBL 合计降低 26.2% 的系统总能耗，位卸载机制降低 36%。各项收益的基线与组合关系尚未验证，不能直接相加。作者报告，芯片采用 28 nm 逻辑 CMOS 工艺制造，裸片面积为 6.48 mm²；相较既有三维路径规划处理器，单任务路径规划能耗降低 1.2–8.8 倍，能量延迟积（EDP）降低 1.7–124 倍，但具体对照处理器、场景及精度约束尚未验证。 摘要另述 NeRF 路径规划成功率为 98.6%，不能直接视为该芯片在明确测试协议下的实测成功率。实验场景、数据规模、任务划分、消融及统计信息尚未验证，复现还需核对硬件实现和测量条件。材料未提供与神经信号处理的具体对应关系，因此不据此提出 EEG/BCI 迁移方案。