CircuitGate：面向 And-Inverter Graphs 的逻辑一致电路级功能建模

基于摘要分析。该研究针对 Electronic Design Automation（EDA）中 And-Inverter Graphs（AIGs）的功能表征问题，提出 CircuitGate：从局部门级语义推进到电路级功能建模，以捕获超出局部拓扑的功能依赖，并增强对保持功能不变的结构变换的稳健性。 机制上，CircuitGate 显式编码全局主输入（PI）支持关系，建模考虑支持集合重叠的扇入重汇聚关系，并引入受逻辑启发的 Boolean 约束，鼓励表征保持功能一致。其对照问题是既有 GNN 方法主要依赖局部门级消息传递，可能偏向拓扑特定模式。摘要未提供具体网络结构、约束的数学形式或训练配置，实验协议、消融及统计信息尚未验证。 作者报告，在大规模 ForgeEDA benchmark 上评估，并在 EPFL 与 ITC'99 benchmarks 上进一步验证；针对 equivalent-gate identification 与 signal-probability prediction 两项任务，相比既有方法，MAE 降幅分别最高达到 21.7% 与 14.2%。摘要未明确这两个最大降幅各自对应的数据集、划分及对照基线，不能视为所有设置下的统一收益。作者还报告，在 ForgeEDA-to-OpenABC 无需微调的直接 Cross-dataset 迁移中，CircuitGate 获得最好的 equivalent-gate identification 表现，但具体指标数值及比较范围尚未验证。 平台推测（待验证）：可迁移的假设是，用全局依赖信息与明确的任务一致性约束，减少图表征对特定拓扑的依赖，或可用于探索 EEG 通道配置变化下的稳健表征。但 AIG 具有已知逻辑结构与确定性 Boolean 语义，EEG 通道关系则需从低信噪比数据中估计，不能将 PI 支持、重汇聚或 Boolean 约束直接套用。可能复用的是全局依赖编码思路，需改造的是图构建与一致性监督；被试差异、通道变化和小数据可能使估计关系不稳定。一个可证伪的小实验是在固定 Cross-subject 划分和相同骨干下，对比局部图消息传递与加入全局依赖编码的模型，并测试通道删减后的性能变化。已有 EEG 相关工作尚未检索确认，此设想不属于论文已验证结果。