采用深度可分离卷积神经网络的灵活多通道 EEG 伪迹识别处理器

基于摘要分析。该研究面向多通道 EEG 中非脑源性伪迹的识别，提出采用深度可分离卷积的节能网络及配套硬件架构，目标是在提高分类 Accuracy 的同时减少权重参数和运算量。其主要贡献是将伪迹识别模型与可参数化硬件结合，以适配不同 EEG 通道数、伪迹类别和计算资源。 方法方面，作者称模型不需要依赖专家知识进行特征提取或 EEG 预处理，并可按输入通道数和伪迹类别重新配置。硬件架构支持配置输入通道数、滤波器数、深度和数据位宽；处理引擎（PE）数量可在 1–16 之间调整，以改变延迟、吞吐量、功耗和能效。摘要未提供具体网络结构、训练损失、输入窗口或重配置后的训练方式，这些内容尚未验证。 识别结果方面，作者报告，在使用 64 通道 BioSemi ActiveTwo 设备采集的 EEG 数据上，针对 10 类伪迹、跨 17 名患者取平均的分类 Accuracy 为 93.14%。此处“跨患者取平均”不等同于 Cross-subject 测试协议，训练与测试划分尚未验证。作者另报告，在实验室使用 14 通道 Emotiv EPOC+ 设备采集的另一 EEG 数据集上，重新配置网络进行眼眨伪迹检测，Accuracy 为 93.5%；摘要不足以确认这是 Cross-dataset 直接迁移、重新训练还是微调后的结果。 硬件结果方面，作者报告，Xilinx Artix-7 FPGA 实现在不同 PE 配置下的平均动态能耗为 1.4–4.7 mJ，但摘要未明确该能耗对应的处理单位。在 65-nm CMOS 工艺的 ASIC 布局后实现中，作者报告能耗进一步降低 16.7 倍。相较部分既有工作，作者报告 FPGA 与 ASIC 实现的能效分别为对照的 1.7–5.15 倍和 8.47–25.79 倍；对照硬件、负载、精度及测量边界尚需核对，ASIC 布局后结果也不能直接视为实芯片测量。 复现应重点核对伪迹标注、类别分布、被试与时间窗口划分、设备间适配方式，以及是否保留有效脑活动。该工作验证的是伪迹识别，而非伪迹去除或下游 BCI 解码改善；实验协议、消融及统计信息尚未验证。