C-DNN：采用异构 CNN/SNN 核心架构的高能效互补深度神经网络处理器

基于摘要分析。本文研究深度神经网络推理与训练的硬件能耗问题，提出结合 CNN 与 SNN 的 C-DNN 处理器，通过异构核心架构与工作负载分配利用两类计算的互补性。主要研究对象是面向图像分类的专用集成电路（ASIC），并非 EEG 解码算法或 BCI 验证。 核心机制包括：依据幅值—能耗权衡，由 CNN–SNN 工作负载分配器与注意力模块选择更节能的计算域；为 SNN 处理单元阵列配置分布式 L1 缓存，以降低冗余存储访问；训练时利用全局计数器和局部 delta-weight（LDW）单元减少前向 delta-weight 生成的计数器开销，并通过 forward delta-weight-based sparsity generation（FDWSG）减少运算。作者报告冗余存储访问减少 42.2%–49.1%，训练运算数量减少 31%–79%，但摘要未交代这些降幅的具体负载与比较基线。 在图像分类推理中，作者报告 VGG-16 在 CIFAR-10、CIFAR-100 上的能效分别为 85.8、79.9 TOPS/W，ResNet-50 在 ImageNet 上为 24.5 TOPS/W。训练方面，作者报告 CIFAR-10、ImageNet 上的能效分别为 84.5、17.2 TOPS/W，并报告 ResNet-50 在 ImageNet 训练中达到 77.1% Accuracy；摘要未说明该 Accuracy 的具体口径。作者将部分能效结果称为当时最先进水平，仍需核对比较对象、运算计数方式、精度、功耗边界与训练协议。 平台推测（待验证）：其可迁移价值主要在低功耗计算架构，而非已验证的 EEG 表征能力。若 EEG 网络能映射到该异构架构，可复用工作负载分配与稀疏计算机制，但需改造时序输入编码、算子映射和调度；低信噪比可能削弱稀疏性，跨被试及通道变化可能改变最优分配，小数据训练也可能影响编码与分配策略的稳定性。可检验的小实验是在固定 EEG 任务与数据划分下，对比纯 CNN、纯 SNN 与混合执行，控制数值精度并测量 Accuracy、端到端能耗和延迟。已有 EEG 相关工作尚未检索确认；芯片复现条件、实验协议、消融及统计信息尚未验证。