用于排列熵计算的可重配置并行加速平台

基于摘要分析。该研究针对 EEG 时间序列排列熵计算耗时、可能制约实时分析的问题，提出采用可重配置并行 FPGA 平台加速计算；主要贡献是硬件计算平台，而非新的 EEG 解码算法或疾病预测模型。 排列熵用于刻画时间序列复杂性。摘要以大量 EEG 时间序列需要同时分析为应用背景，但具体描述的平台由 128 条可重配置流水线组成，用于计算单条 EEG 时间序列的排列熵。其加速路径是将相关数学运算映射到并行硬件；流水线如何分工、排列模式如何编码与统计，以及窗口间是否复用计算，尚未验证。 作者报告：在 FPGA 工作频率为 150 MHz、嵌入维度为 5 的条件下，相对于运行在 3 GHz Intel(R) Core(TM) i5-2320 CPU 上的 C 代码，不同窗口大小下的平均加速比为 5553 倍。该数字对应特定硬件、嵌入维度和软件对照，不能直接推广至其他维度、现代 CPU/GPU 或端到端 EEG 系统。作者同时称硬件成本很低，但摘要未给出资源占用、功耗或成本的定量依据。 摘要提及排列熵可用于癫痫发作等严重脑部疾病的发生预测，但未提供该平台上的疾病预测性能或临床验证结果。复现需核对 FPGA 型号、窗口大小范围、延迟参数、数值精度、相等值处理、CPU 对照实现与优化程度，以及计时是否包含数据传输。实验协议、消融及统计信息尚未验证；目前材料支持计算加速结论的作者报告，不足以证明 BCI 性能提升或临床预测有效性。