DynamicRTL：面向动态电路行为的 RTL 表示学习

基于摘要分析。该研究面向硬件验证与优化中的动态电路行为建模，提出基于 GNN 的 DynamicRTL，将 RTL 电路的静态结构与多周期执行行为纳入表示学习，以补充侧重静态特征的既有电路表示方法。 方法以操作级 Control Data Flow Graph（CDFG，控制数据流图）表示 Register Transfer Level（RTL，寄存器传输级）电路，旨在捕获动态依赖和运行时执行行为。其核心区别在于不仅利用电路结构，还引入跨多个时钟周期的执行信息；摘要未说明执行轨迹如何编码、如何与图结构融合，以及训练目标和推理时所需输入，这些机制尚待全文验证。 数据方面，作者报告构建了包含超过 6,300 个 Verilog 模块和 190,000 条仿真轨迹的动态电路数据集，并将其描述为首个综合性动态电路数据集；这一优先性主张尚未独立核实。作者报告，DynamicRTL 在所评估的分支预测任务中持续优于现有模型，所学表示还可迁移至相关的断言预测任务。摘要未提供具体指标、提升幅度、对照模型或数据划分，因此无法量化收益，也无法判断跨模块等泛化条件。 复现时需核对仿真激励与轨迹生成方式、训练测试划分、动态信息在预测时的可用范围、迁移训练设置及代码与数据的开放条件；实验协议、消融及统计信息尚未验证。该工作的主要研究对象是数字电路，而非神经信号；现有材料未建立其机制与 EEG/BCI 任务之间的具体对应关系，因此不据此提出迁移效果或复现实验建议。