延迟空间算术与架构

基于摘要分析。本文研究如何以信号边沿的到达时间表示数值，并高效执行通用算术；核心贡献是负对数延迟空间算术及其面向节能卷积的近传感器架构，主要研究对象是时间编码计算与硬件实现，而非 EEG 解码或状态空间模型。 机制上，既有线性时间表示可用于优化 max-plus 代数问题，但通用算术的高效实现仍有困难。作者提出在负对数延迟表示下，将通用算术转换为标准时间操作的“软化”形式，并声称这种转换保留全部代数恒等式。进一步地，这些软操作可通过组合原有的“硬”时间算子近似实现，为简单、低能耗的电路实现提供路径。算术表示的代数性质与硬件近似后的数值误差应分别核对。 作者报告以近传感器卷积架构展示该方法，并通过时间递归支持逐周期运行，以减少昂贵的域转换及易受噪声影响的时间存储需求。摘要未提供工艺、任务数据、数值精度、能耗、延迟或对照基线，无法据此量化收益；实验协议、消融及统计信息尚未验证。 该工作不能直接视为 BCI 算法创新。材料未提供神经信号实验，也未说明 EEG 低信噪比、通道差异等条件下的计算精度与系统收益；已有 EEG 相关工作尚未检索确认。