QUEST：采用电感耦合技术、堆叠于 96-MB 三维 SRAM 之上的 40-nm CMOS 多用途对数量化 DNN 推理引擎

基于摘要分析。该研究面向通用 DNN 推理的计算与存储需求，提出可编程多指令多数据（MIMD）并行加速器 QUEST，将三维堆叠 SRAM、芯片间电感耦合互连与可编程位精度对数量化结合。主要贡献是推理硬件及存储系统设计，而非 EEG/BCI 解码算法。 存储方面，QUEST 通过名为 ThruChip interface（TCI）的电感耦合技术堆叠八颗 SRAM。作者报告该堆叠设计具有 96 MB 容量、28.8 GB/s 带宽及三个周期的芯片间传输延迟。作者预期，相较于堆叠 DRAM，堆叠 SRAM 可降低存储访问延迟并简化硬件，从而兼顾 DNN 所需的容量、延迟与带宽；摘要未给出相应的实测对照细节。 计算方面，QUEST 支持对数量化与可编程位精度，以在三维模块中支持更快的计算或更大规模的 DNN。作者报告，在低位宽区域，对数量化相较线性量化可保持更高的识别准确率，但摘要未提供具体模型、任务、数据集、位宽对应的准确率及量化配置。原型采用 40-nm CMOS 工艺；在 300-MHz 时钟下，作者报告二值精度峰值性能为 7.49 TOPS，4-bit 精度为 1.96 TOPS。这些是特定精度下的硬件峰值，不能直接等同于实际模型吞吐量、单次推理延迟或能效。 实验协议、消融及统计信息尚未验证。评估其可复用性还需核对支持的算子与模型映射方式、量化流程、实际任务准确率、功耗及存储访问开销。材料未涉及 EEG/BCI 任务，不能据此认定其适合低信噪比神经信号解码；已有 EEG 相关工作尚未检索确认。